La figura muestra un contador binario síncrono de n bits construidos a base de flip-flops JK con reloj. Un contador binario de n flip-flops debe partir del estado nulo y seguir la secuencia numérica 0, 1, 2,3,... ,2n–1, 0, 1,2,..., etcétera. En otras palabras, el contador tendrá 2n estados únicos, y repetirá los estados mientras se apliquen pulsos de reloj. La secuencia de estados de la tabla sugiere el diseño de la figura. Observe que cada bit Xi debe complementarse en el siguiente pulso de conteo si todos los bits Xk para k = 1,..., i–1 tienen el valor 1 lógico; el bit X1 siempre se complementa en cada pulso de conteo.
Por tanto, podemos utilizar una compuerta AND de dos entradas en cada flip-flop del contador para generar una señal de control de alternancia para el siguiente bit más significativo en la cadena del contador. El flip-flop contador y los circuitos de control asociados a éste son una etapa del contador.
En condiciones de operación normales, las entradas J y K de cada flip-flop deben permanecer estables en 1 o 0 lógico mientras el pulso del contador experimenta sus transiciones 0 1 0. Un lógico en la línea de control clear obligará a todas las salidas del contador a asumir un 0 lógico y las mantendrá así hasta que la línea clear regrese a 0 lógico (su valor lógico normal). La señal de control Inhibit sirve para bloquear los pulsos de conteo y dejar al contador en algún estado no nulo, si se requiere tal comportamiento de conservación de datos para una aplicación en particular.
Cuando los contadores lleguen al estado en que todos los valores son iguales a uno la señal de desbordamiento será alta. En algunos diseños de contadores, esta señal de desbordamiento se utiliza para controlar los módulos contadores en cascada y producir contadores con mayor longitud de palabra. En estos casos, la señal de desbordamiento se llama acarreo de salida en cascada (RCO).
TABLA
|
X1
|
X2
|
X3
|
Xn
|
|
0
|
0
|
0
|
0
|
|
1
|
0
|
0
|
0
|
|
0
|
1
|
0
|
0
|
|
1
|
1
|
0
|
0
|
|
0
|
0
|
1
|
0
|
|
0
|
1
|
1
|
1
|
|
1
|
1
|
1
|
1
|
|
0
|
0
|
0
|
0
|
|
1
|
0
|
0
|
0
|
|
0
|
1
|
0
|
0
|
CONTADORES BINARIOS ASÍNCRONOS
Un contador binario asíncrono es aquel cuyos cambios de estado no están controlados por un pulso de reloj sincronizado. Al eliminar la necesidad de la sincronización del reloj, se puede utilizar una cantidad menor de circuitos para implantar un contador binario. Consideremos el diseño síncrono de la figura 7.11ª. Podemos eliminar las compuertas AND del diseño síncrono observando las transiciones de estado del contador desde oro punto de vista; ver la figura 7.13a. La etapa del contador Xi se complementa cada vez que el estado Xi–1 hace una transición 1 0; la etapa X1 siempre se complementa. La figura 7.13b muestra un contador basado en estas observaciones. Podemos utilizar una orden Clear común asíncrona para inicializar el contador en el estado 0, y mantenemos la orden del control Count en 1 lógico para el conteo; el 0 lógico en Count inhibe todos los conteos y deja al contador en un estado constante; éste es el modo de retención de datos.
TABLA
|
X1
|
X2
|
X3
|
Xn
|
|
0
|
0
|
0
|
0
|
|
1
|
0
|
0
|
0
|
|
0
|
1
|
0
|
0
|
|
1
|
1
|
0
|
0
|
|
0
|
0
|
1
|
0
|
Examinemos ahora el comportamiento del contador binario asíncrono cuando sucede un desbordamiento. Justo antes del desbordamiento, todas las etapas del contador asumen el valor 1 lógico. Después de un pulso de reloj, el flip-flop de la etapa del contador Xi responde en tPHL segundos. Entonces, cada etapa continúa de manera similar, hasta que todo el contador alcanza el estado lógico 0. El lector debe observar la condición transitoria producida por esta secuencia de conteo. En vez del cambio de estado deseado (2n – 1)10 a (0)10, el contador ha pasado por la siguiente secuencia de estados:
(2n – 1)10 (2n – 2)10 (2n – 4)10 (2n – 
10... (2n – 1)10 (0)10
Aunque estas transiciones son rápidas, pueden generar condiciones transitorias no deseadas si las salidas del contador se utilizan para controlar un circuito lógico combinatorio. Los contadores asíncronos se conocen como contadores en cascada.
Los contadores que tienen diez estados en su secuencia se denominan contadores de décadas; cuya secuencia va de cero (0000) a nueve (1001), por lo tanto es un contador de décadas BCD, ya que su secuencia de diez estados corresponde al código BCD. Este tipo de contador resulta de gran utilidad en aplicaciones de gran variedad.
Algo muy importante que debemos de tomar en cuenta es que para obtener una secuencia truncada, es necesario forzar al contador a que inicie un nuevo ciclo antes de haber pasado por todos los estados normales. Este contador tiene que comenzar de nuevo en el estado 0000 después de pasar por el estado 1001.
HECHO POR : MENDOZA AVILES JORGE ANTONIO
10... (2n – 1)10 (0)10